NEC电子发布手机单芯片SoC“M2” 披露低耗电技术--技术在线!

HOME > 通信/网络/广播电视 > NEC电子发布手机单芯片SoC“M2” 披露低耗电技术

NEC电子发布手机单芯片SoC“M2” 披露低耗电技术

DATE	2007/07/09

　　【日经BP社报道】

具体进行说明的冈本（左）和井口（右）《日经微器件》摄影

M1（左）和M2（右）采用90nm工艺制造。在此为了便于比较，将M1缩小到了假定采用65nm供应制造时的大小。NEC电子的数据

M1和M2的规格的不同 NEC电子的数据

M2采用的主要的低耗电技术。颜色较浅的是M2没有采用而NEC确实持有的低耗电技术。NEC电子的数据

时钟控制技术的概要 NEC电子的数据

时钟控制技术效果的例子 NEC电子的数据

　　NEC电子正式发布了将基带处理电路和应用处理电路集成在一个芯片中的SoC“M2”。与上一代产品“M1”相比，耗电量降低了一半。在发布芯片的同时，NEC电子还介绍了M2所采用的低耗电技术。

　　作为体制改革的一环，NEC电子公布了手机LSI方面大力开发基带处理电路的方针，将不再推进应用处理电路的多功能化。该方针确立以前就已开始开发的M2与上一代产品M1相比，虽然应用处理电路的功能和性能都有所提高，但M2的后续款式的“应用处理电路的功能将保持与M2基本相同，比如，不准备配备高清图像处理等功能”（第二SoC业务本部移动LSI业务部业务部长冈本俊之）。

　　另一方面，“M2中采用的HSDPA（High Speed Downlink Packet Access）等通信高速化技术方面，今后将继续努力开发”（第二SoC业务本部长井口广）。M2可支持3.6Mbit/秒的HSDPA（高速下行分组接入）。如果外置加速器（Accelerator）的话，就可以支持7.2Mbit/秒的HSPDA。

　　M2采用65nm工艺制造，处理器内核由M1采用的ARM926EJ-S换成了ARM1176JZF。此外，关于多处理器内核——ARM内核（MP内核），“不在面向手机的芯片中使用。将在其他的用途中使用”（冈本）。M2将于2007年10月开始量产。NEC电子计划08年量产规模达到月产100万个。目前M1的量产规模为“每月数十万个”（井口）。

精确控制时钟

　　NEC电子表示，M2采用的主要的低耗电技术包括5项。分别是“时钟自动控制”、“并行处理化”、“多阈值电压（Multi-Vth）晶体管”、“电源中断”以及“底板偏压（Bias）控制”技术。NEC电子认为，作为基本技术，它们并没有特殊之处，但在安装的细节以及EDA工具的利用方面，却包含了NEC电子独特的处理和技术。另外，NEC电子表示，M2实现了不依靠面向系统（设备）的软件而依靠芯片自身来控制耗电量，这也是其特点之一。

　　例如，时钟自动控制方面，组合采用了门控时钟（Gated Clock）和时钟频率的动态控制。在DMA控制器等与总线相连的电路块中，分别内置有监视该电路动作的电路。监视结果将发送给芯片级别的、控制时钟的专用时序器（Sequencer）。对于处理功能减弱一些也可以的电路块，该时序器将降低该电路块的时钟频率，对于暂时停止处理也不受影响的电路块，将停止时钟的供给。

　　为了实现精确的时钟控制，NEC电子采取了如下措施：（1）不仅增加了通过EDA工具（Power Compiler）可自动插入的控制用栅极（Gate），还增加了手动插入的控制用栅极；（2）分层插入控制用栅极；（3）增加可调整的频率的种类。比如，关于（3）中的可调整的频率，“现有的芯片只能实现原频率1/2或1/4的可选频率，而M2却增加了1/10等可选频率”（第三系统业务本部移动LSI业务部专家（设计战略）中山贵司）。另外，NEC在ISSCC 2005上公布了该时钟控制方法。M2则是该方法的应用再现。

基带处理采用约10个DSP内核

　　关于并行处理化，通过配备常时电源的3.5G数字基带处理电路进行了特殊处理。采用了近10个DSP内核，实现了精确的电源中断处理。此外，基带处理电路由高阈值电压的变化较慢的晶体管构成，降低了泄漏电流。另外该基带处理电路是引进“Adcoretec”的技术开发出来的。

　　多阈值电压方面，分别采用了阈值电压不同的3种晶体管。不过，M2不是在逻辑合成时而是在自动配置布线时决定使用哪种晶体管的。使所有的晶体管变为高阈值电压来实现最佳状态，以及使所用的晶体管变为低阈值电压来实现最佳状态，这些实现最佳状态的处理方法也通过回路而发生了改变。

　　电源中断方面，通过在电源域之间插入势垒栅（Barrier Gate）进行了处理。“即使是DFT工具自动插入的电路，也必须插入势垒栅。但由于并不是DFT的设计人员亲自在设计，所以手动设计的势垒栅的插入很容易出现错误”（中山）。因此，对于逻辑合成和DFT处理后的网表（Netlist），在EDA环境中设计了自动插入势垒栅的功能。此外，还构筑了采用逻辑模拟器来确认Barrier Gate插入正确与否的机制。

　　底板偏压控制的用途是，使由偏差导致的过于偏向高速侧的晶体管特性恢复到低速恻。NEC电子采用65nm工艺开发出结构适于底板偏压控制的晶体管，并将其用到了M2。底板偏压控制采用监视电路，进行动态控制。另外，通过将多个晶体管一起控制调整，减少了处理时间及内存使用。（记者：小岛郁太郎）

■日文原文
NECエレ，１チップケータイSoC「M2」を発表し，低電力化技術を披露

■相关报道
【ISSCC】“与诺基亚联合开发”， TI发表单芯片手机核心技术

 【ISSCC】瑞萨和DoCoMo的单芯片手机待机电流7μA

美国硅实验室发布单芯片手机所集成电路业界最多

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会